|
已选(0)清除
条数/页： 排序方式：
|
| 采用电子束工艺定义连接孔的方法 专利
专利号: CN201210435742.8, 申请日期: 2018-05-15, 公开日期: 2014-05-14
作者: 李春龙 ; 贺晓彬; 赵超; 李俊峰; 闫江
  收藏 | 浏览/下载：15/0 | 提交时间：2019/03/19 |
| 一种后栅工艺假栅的制造方法和后栅工艺假栅 专利
专利号: CN201210510352.2, 申请日期: 2017-03-01, 公开日期: 2014-06-11
作者: 闫江; 李春龙; 李俊峰; 赵超
收藏 | 浏览/下载：15/0 | 提交时间：2018/04/03 |
| 一种后栅工艺假栅的制造方法和后栅工艺假栅 专利
专利号: CN201210509428.X, 申请日期: 2017-03-01, 公开日期: 2014-06-11
作者: 闫江; 李春龙; 李俊峰; 赵超
收藏 | 浏览/下载：11/0 | 提交时间：2018/04/03 |
| 半导体器件制造方法 专利
专利号: CN201210336478.2, 申请日期: 2016-12-28, 公开日期: 2014-03-26
作者: 陈广璐; 李春龙; 李俊峰; 闫江; 孟令款
收藏 | 浏览/下载：21/0 | 提交时间：2017/06/13 |
| Gate patterning in 14 nm and beyond nodes: from planar devices to three dimensional Finfet devicesLingkuan 期刊论文
Applied Surface Science, 2016
作者: Meng LK(孟令款); Hong PZ(洪培真); He XB(贺晓彬); Li CL(李春龙); Li JJ(李俊杰)
收藏 | 浏览/下载：17/0 | 提交时间：2017/05/09 |
| 一种后栅工艺假栅的制造方法和后栅工艺假栅 专利
专利号: US9419095, 申请日期: 2016-08-16, 公开日期: 2014-06-12
作者:
收藏 | 浏览/下载：5/0 | 提交时间：2017/06/12 |
| 一种后栅工艺假栅的制造方法和后栅工艺假栅 专利
专利号: CN201210510130.0, 申请日期: 2016-06-29, 公开日期: 2014-06-11
作者: 李春龙; 李俊峰; 闫江; 赵超
收藏 | 浏览/下载：9/0 | 提交时间：2017/06/12 |
| 半导体器件制造方法 专利
专利号: US9331172, 申请日期: 2016-03-03, 公开日期: 2014-03-20
作者: 李春龙; 李俊峰; 闫江; 孟令款; 贺晓彬
收藏 | 浏览/下载：17/0 | 提交时间：2017/06/12 |
| 一种后栅工艺假栅的制造方法和后栅工艺假栅 专利
专利号: US9111863, 申请日期: 2015-08-18, 公开日期: 2014-06-12
作者: 李俊峰; 闫江; 赵超; 李春龙
收藏 | 浏览/下载：14/0 | 提交时间：2016/10/26 |
| Line roughness formation during plasma etch：mechanism and reduction 期刊论文
Proc. of SPIE, 2014
作者: 赵超; 孟令款; 李春龙; 贺晓彬; 李俊峰
收藏 | 浏览/下载：6/0 | 提交时间：2015/05/06 |
