×
验证码:
换一张
忘记密码?
记住我
CORC
首页
科研机构
检索
知识图谱
申请加入
托管服务
登录
注册
在结果中检索
科研机构
安徽大学 [4]
内容类型
期刊论文 [4]
发表日期
2019 [1]
2018 [1]
2017 [1]
2016 [1]
×
知识图谱
CORC
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共4条,第1-4条
帮助
限定条件
专题:安徽大学
第一署名单位
第一作者单位
通讯作者单位
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
作者升序
作者降序
题名升序
题名降序
发表日期升序
发表日期降序
提交时间升序
提交时间降序
A Double-Node-Upset Self-Recoverable Latch Design for High Performance and Low Power Application
期刊论文
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, 2019, 卷号: Vol.66 No.2, 页码: 287-291
作者:
Fang, Xiangsheng
;
Zhang, Jiliang
;
Cui, Jie
;
Huang, Zhengfeng
;
Yang, Kang
收藏
  |  
浏览/下载:40/0
  |  
提交时间:2019/04/24
Circuit
reliability
radiation
hardening
soft
error
double-node
upset
single
node
upset
A Double-Node-Upset Self-Recoverable Latch Design for High Performance and Low Power Application
期刊论文
IEEE Transactions on Circuits and Systems II: Express Briefs, 2018, 页码: 1
作者:
Jie Cui
;
Xiangsheng Fang
;
Jiliang Zhang
;
Maoxiang Yi
;
Zhengfeng Huang
收藏
  |  
浏览/下载:13/0
  |  
提交时间:2019/04/22
Latches
Radiation
hardening
Clocks
Feedback
loop
Power
dissipation
Reliability
Electronic
mail
Circuit
reliability
radiation
hardening
soft
error
double-node
upset
single
node
upset.
Single event double-upset fully immune and transient pulse filterable latch design for nanoscale CMOS
期刊论文
Microelectronics Journal, 2017, 卷号: Vol.61, 页码: 43-50
作者:
Fang,Xiangsheng
;
Deng,Honghui
;
Yan,Aibin
;
Ouyang,Yiming
;
Huang,Zhengfeng
收藏
  |  
浏览/下载:10/0
  |  
提交时间:2019/04/22
SEU TOLERANT LATCH
LOW-COST
HIGH-PERFORMANCE
TECHNOLOGY
SYSTEMS
Novel Low Cost and Double Node Upset Tolerant Latch Design for Nanoscale CMOS Technology
期刊论文
Proceedings of the Asian Test Symposium, 2016, 页码: 252-256
作者:
Liang,Huaguo
;
Xu,Xiaolin
;
Fang,Xiangsheng
;
Yan,Aibin
;
Huang,Zhengfeng
收藏
  |  
浏览/下载:9/0
  |  
提交时间:2019/04/22
65 NM CMOS
HIGH-PERFORMANCE
SINGLE EVENT
SEU
CIRCUITS
SYSTEMS
©版权所有 ©2017 CSpace - Powered by
CSpace