中国开放科研知识云: 检索

验证码:

换一张

忘记密码？记住我

取消登录

CORC

首页
科研机构
检索
知识图谱
申请加入
托管服务

在结果中检索

科研机构

北京大学 [31]

内容类型

期刊论文 [17]

发表日期

知识图谱

CORC

已提交作品

待认领作品

已认领作品

未提交全文

浏览/检索结果: 共31条，第1-10条

帮助

限定条件	专题：北京大学第一署名单位第一作者单位通讯作者单位

已选(0)清除条数/页：排序方式：
	Impact of quantum confinement on transport and the electrostatic driven performance of silicon nanowire transistors at the scaling limit 期刊论文 SOLID-STATE ELECTRONICS, 2017 Al-Ameri, Talib; Georgiev, Vihar P.; Sadi, Toufik; Wang, Yijiao; Adamu-Lema, Fikru; Wang, Xingsheng; Amoroso, Salvatore M.; Towie, Ewan; Brown, Andrew; Asenov, Asen 收藏 \| 浏览/下载：4/0 \| 提交时间：2017/12/03 CMOS Electrostatics Nanowire transistors Performance Quantum effects TCAD GATE SIMULATION INVERSION MULTIGATE MOSFETS NM
	Nanowire transistor solutions for 5nm and beyond 其他 2016-01-01 Asenov, A.; Wang, Y.; Cheng, B.; Wang, X.; Asenov, P.; Al-Ameri, T.; Georgiev, V.P. 收藏 \| 浏览/下载：6/0 \| 提交时间：2017/12/03
	Nanowire Transistor Solutions for 5nm and Beyond 其他 2016-01-01 Asenov, A.; Wang, Y.; Cheng, B.; Wang, X.; Asenov, P.; Al-Ameri, T.; Georgiev, V. P. 收藏 \| 浏览/下载：6/0 \| 提交时间：2017/12/03 Compact model Monte Carlo nanowire transistor Poisson-Schrodinger SRAM statistical variability INTRINSIC PARAMETER FLUCTUATIONS SIMULATION MOSFETS VARIABILITY
	Variability-aware TCAD Based Design-Technology Co-Optimization Platform for 7nm Node Nanowire and Beyond 其他 2016-01-01 Wang, Y.; Cheng, B.; Wang, X.; Towie, E.; Riddet, C.; Brown, A. R.; Amoroso, S. M.; Wang, L.; Reid, D.; Liu, X.; Kang, J.; Asenov, A. 收藏 \| 浏览/下载：6/0 \| 提交时间：2017/12/03
	Multi-V-T Design of Vertical Channel Nanowire FET for Sub-10nm Technology Node 其他 2016-01-01 Chen, Gong; Li, Ming; Fan, Jiewen; Yang, Yuancheng; Zhang, Hao; Huang, Ru 收藏 \| 浏览/下载：3/0 \| 提交时间：2017/12/03 vertical nanowire asymmetric doping multi-V-T halo
	Source/Drain Architecture Design of Vertical Channel Nanowire FET for 10nm and beyond 其他 2016-01-01 Gong Chen; Ming Li; Jiayang Zhang; Yuancheng Yang; Ru Huang 收藏 \| 浏览/下载：6/0 \| 提交时间：2017/12/03 drain immunity spacer dielectric capacitance doping graded TCAD acceptable parasitic drain immunity spacer dielectric capacitance doping graded TCAD acceptable parasitic
	Analysis of Self-heating Effect in a SOI LDMOS Device under an ESD Stress 其他 2016-01-01 Tianxing Li; Jian Cao; Lizhong Zhang; Yuan Wang 收藏 \| 浏览/下载：4/0 \| 提交时间：2017/12/03 heating buried robustness inserted TCAD Drift handling productive summarized Figure heating buried robustness inserted TCAD Drift handling productive summarized Figure
	GIDL Challenge of GAA SNWT For Low Power Application 其他 2016-01-01 Ming Li; Jiewen Fan; Yuancheng Yang; Gong Chen; Ru Huang 收藏 \| 浏览/下载：7/0 \| 提交时间：2017/12/03 drain transistor junction overcome suppressed extremely modulated leakage overlap TCAD drain transistor junction overcome suppressed extremely modulated leakage overlap TCAD
	Analytical current model of tunneling field-effect transistor considering the impacts of both gate and drain voltages on tunneling 期刊论文 science china information sciences, 2015 Wang Chao; Wu ChunLei; Wang JiaXin; Huang QianQian; Huang Ru 收藏 \| 浏览/下载：4/0 \| 提交时间：2015/11/10 tunneling field-effect transistor current model surface potential drain voltage tunneling width
	Line-edge roughness induced single event transient variation in SOI FinFETs 期刊论文半导体学报（英文版）, 2015 Wu Weikang; An Xia; Jiang Xiaobo; Chen Yehua; Liu Jingjing; Zhang Xing; Huang Ru 收藏 \| 浏览/下载：8/0 \| 提交时间：2017/12/03 heavy ion irradiation single event transient variation line-edge roughness SOI FinFET heavy ion irradiation single event transient variation line-edge roughness SOI FinFET

相关链接
欧盟学术资源开放存取平台
CALIS高校机构知识库
台湾学术机构典藏
香港机构知识库整合系统
中国科学院机构知识库网格系统

CORC
关于我们
服务条款
隐私条款

联系我们
0931-8270076
cspace@llas.ac.cn
China-OR

中文简体

©版权所有 ©2017 CSpace - Powered by CSpace