| 题名 | 实时图像处理中嵌入式硬件并行结构的研究 |
| 作者 | 苏海冰 |
| 学位类别 | 博士 |
| 答辩日期 | 2007-06-13 |
| 授予单位 | 中国科学院光电技术研究所 |
| 授予地点 | 光电技术研究所 |
| 导师 | 吴钦章 |
| 关键词 | 实时图像处理 并行结构 嵌入式 硬件算法 FPGA DSP |
| 其他题名 | Study on Hardware Architectures of Embedded Parallel System In Real-time Image Processing |
| 学位专业 | 光学工程 |
| 中文摘要 | 论文旨在研究实时图像处理系统中的嵌入式硬件并行架构。在简单介绍了并行图像处理系统的发展历史和现状之后，就光学成像跟踪的应用场景对实时图像处理技术的迫切需求进行了分析。 针对图像识别在不同层次上的理解意义，深入分析了数字图像处理算法的结构特点，对点处理算法和邻域处理算法的操作模式与数据结构有了详细的描述，并在此基础上说明了数字图像处理的基本特征和适合于硬件并行处理的方法。 在分析了可扩展并行计算机系统的构成方式、互连网络和存储结构之后，对比其并行结构的继承性，对嵌入式硬件并行架构在实时图像处理上的设计方法和思想进行了说明，从器件的片内结构、片间或机群结构论证了主要硬件处理单元DSP和FPGA的并行处理能力，给出了用FPGA实现的多种硬件算法结构和性能分析，并对并行处理系统的可扩展性和异构性进行了理论分析。 通过介绍多DSP+FPGA的系统结构，详细分析了图像处理算法和硬件并行结构的配合能力，对多模跟踪算法的实现进行了细致的讨论。并就DSP和FPGA的处理性能进行了对比分析，指出了FPGA在实时图像处理算法实现上的强大硬件加速能力。 最后针对当前硬件结构中存在DSP之间通信能力弱的问题，在实时图像处理中直接影响到了难以突破100Hz的帧频限制，跟随最新器件的发展，提出了使用高速串行接口解决并行系统互连能力的方案。并针对人工神经网络对图像识别的巨大意义，提出了构建基于神经元的硬件并行结构的技术展望。 |
| 语种 | 中文 |
| 公开日期 | 2013-11-19 |
| 页码 | 134 |
| 内容类型 | 学位论文 |
| 源URL | [http://ir.ioe.ac.cn/handle/181551/142]  |
| 专题 | 光电技术研究所_光电技术研究所博硕士论文 |
| 推荐引用方式 GB/T 7714 | 苏海冰. 实时图像处理中嵌入式硬件并行结构的研究[D]. 光电技术研究所. 中国科学院光电技术研究所. 2007. |
| 个性服务 |
| 查看访问统计 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论