| 低功耗电路设计分析优化方法及嵌入式SOI DRAM结构的设计 | |
| 俞跃辉 ; 黎传礼 ; 张峰 ; 陈可炜 ; 李文钧 ; 宋朝瑞 | |
| 2002 | |
| 获奖类别 | 鉴定 |
| 获奖等级 | 无 |
| 中文摘要 | 本项目建立了一套有效的新功耗建模、估计和优化的方法学。对低功耗CMOS集成电路的设计技术进行了深入的研究。研究表明,将集成电路低功耗设计优化学的方法应用到集成电路的设计过程当中去,可以避免设计者反复验证系统的功耗和性能,缩短产品的设计周期,使其提早上市,可以带来极大的经济利益。而且各种便携式产品和军事,航天等等的功耗可以降低,使用时间可以延长,在能源、环境等各方面的效益也是不可低估的,具有很大的应用价值。 |
| 语种 | 中文 |
| 内容类型 | 成果 |
| 源URL | [http://ir.sim.ac.cn/handle/331004/113743]  |
| 专题 | 上海微系统与信息技术研究所_中文期刊、会议、专利、成果_成果 |
| 推荐引用方式 GB/T 7714 | 俞跃辉,黎传礼,张峰,等. 低功耗电路设计分析优化方法及嵌入式SOI DRAM结构的设计. 鉴定:无. 2002. |
| 个性服务 |
| 查看访问统计 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论