降低绝缘体上的硅晶体管源漏串联电阻的结构及实现方法 | |
王曦 | |
2005 | |
获奖类别 | 鉴定 |
获奖等级 | 无 |
中文摘要 | 该发明提出了一种降低全耗尽绝缘体上的硅(SOI)金属-氧化物-半导体场效应晶体管(MOSFET)源漏串联电阻的新结构,其特征在于源漏区的顶层硅比沟道区的顶层硅厚,从而有效降低了源漏串联电阻;同时,源漏区和沟道区的表面在同一平面上。这种降低全耗尽SOI MOSFET源漏串联电阻的新结构是采用图形化注氧隔离(SIMOX)技术来实现的。方法之一是通过控制不同区域埋氧的深度使SOI MOSFET源漏区的顶层硅比沟道区的顶层硅厚;方法之二是通过控制不同区域埋氧的厚度使SOI MOSFET源漏区的顶层硅比沟道区的顶层 |
语种 | 中文 |
内容类型 | 成果 |
源URL | [http://ir.sim.ac.cn/handle/331004/113658] ![]() |
专题 | 上海微系统与信息技术研究所_中文期刊、会议、专利、成果_成果 |
推荐引用方式 GB/T 7714 | 王曦. 降低绝缘体上的硅晶体管源漏串联电阻的结构及实现方法. 鉴定:无. 2005. |
个性服务 |
查看访问统计 |
相关权益政策 |
暂无数据 |
收藏/分享 |
除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。
修改评论