QQ客服 官方微博 反馈留言

	一种可重构的乘法器
	余洪敏 ; 陈陵都 ; 刘忠立
	2010-08-12
专利国别	中国
专利类型	发明
权利人	中国科学院半导体研究所
中文摘要	本发明公开了一种可重构的乘法器，包括:输入单元，用于将乘数和被乘数分别输出至部分积产生单元;部分积产生单元，用于对接收自输入单元的乘数和被乘数的每一位进行操作产生一个部分积，并输出给部分积压缩单元;部分积压缩单元，用于对部分积产生单元输入的部分积进行进位保留加法器累加压缩，得到一排和信号以及一排进位信号，输出给最终积合成单元;最终积合成单元，包括一低位超前进位加法器和一高位超前进位加法器，用于对接收自部分积压缩单元的一排和信号以及一排进位信号进行合并而产生积，并输出给输出单元;输出单元，用于将接收自最终积合成单元的积采用异步操作或同步操作方式进行输出。本发明能够大大提高FPGA处理数据运算的速度。
英文摘要	本发明公开了一种可重构的乘法器，包括:输入单元，用于将乘数和被乘数分别输出至部分积产生单元;部分积产生单元，用于对接收自输入单元的乘数和被乘数的每一位进行操作产生一个部分积，并输出给部分积压缩单元;部分积压缩单元，用于对部分积产生单元输入的部分积进行进位保留加法器累加压缩，得到一排和信号以及一排进位信号，输出给最终积合成单元;最终积合成单元，包括一低位超前进位加法器和一高位超前进位加法器，用于对接收自部分积压缩单元的一排和信号以及一排进位信号进行合并而产生积，并输出给输出单元;输出单元，用于将接收自最终积合成单元的积采用异步操作或同步操作方式进行输出。本发明能够大大提高FPGA处理数据运算的速度。; 于AD批量导入至AEzhangdi; Made available in DSpace on 2010-08-12T05:13:45Z (GMT). No. of bitstreams: 1 3575.pdf: 1002688 bytes, checksum: 91f58e0585bd32e6fa2b545bee95b504 (MD5)
公开日期	2010-01-13 ; 2010-08-12 ; 2010-10-15
申请日期	2008-07-09
语种	中文
专利申请号	CN200810116397.5
专利代理	周国城:中科专利商标代理有限责任公司
内容类型	专利
源URL	[http://ir.semi.ac.cn/handle/172111/13418]
专题	半导体研究所_中国科学院半导体研究所（2009年前）
推荐引用方式 GB/T 7714	余洪敏,陈陵都,刘忠立. 一种可重构的乘法器. 2010-08-12.

个性服务

查看访问统计

相关权益政策

暂无数据

收藏/分享

除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。