A Low Power Testing Architecture for Test-per-Clock BIST | |
Sun Haijun; Wang Xuanming; Lei Shaochong; Shao Zhibiao | |
2012 | |
关键词 | ingle Input Change (SIC) sequence power weight Gray code seed Built-in Self-Test (BIST) |
期号 | [db:dc_citation_issue] |
DOI | [db:dc_identifier_doi] |
页码 | 377-381 |
会议录 | PROCEEDINGS OF 2012 INTERNATIONAL CONFERENCE ON IMAGE ANALYSIS AND SIGNAL PROCESSING |
URL标识 | 查看原文 |
ISSN号 | 2156-0110 |
WOS记录号 | [DB:DC_IDENTIFIER_WOSID] |
内容类型 | 会议论文 |
URI标识 | http://www.corc.org.cn/handle/1471x/4451678 |
专题 | 西安交通大学 |
推荐引用方式 GB/T 7714 | Sun Haijun,Wang Xuanming,Lei Shaochong,et al. A Low Power Testing Architecture for Test-per-Clock BIST[C]. 见:. |
个性服务 |
查看访问统计 |
相关权益政策 |
暂无数据 |
收藏/分享 |
除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。
修改评论