FPGA与DSP的雷达数据传输接口设计

CORC > 沈阳自动化研究所 > 中国科学院沈阳自动化研究所 > 自动化系统研究室

	FPGA与DSP的雷达数据传输接口设计
	毕欣; 曹云侠
刊名	控制工程
	2011
卷号	18 期号:S1 页码:60-62
关键词	FIFO EMIF FPGA DSP VerilogHDL 外部存储器接口数据传输雷达信号异步数据采集与处理系统
ISSN号	1671-7848
其他题名	Design of Radar Data Transmission Interface Between DSP and FPGA
通讯作者	陈文鹤
中文摘要	在雷达信号处理过程当中,雷达信号的采集和存取是雷达系统重要的环节,由于ADC的采样速率,数据的宽度与DSP的时钟和宽度并不相同,为了保证两种之间的数据正确传输,基于FPGA的FIFO解决了这样的问题。文章介绍了DSP的EMIF(外部存储器接口)与异步FIFO(先进先出)存储器的基本结构和原理。着重阐述了EMIF如何读取FIFO存储器的数据,硬件的连接和软件的控制。通过实验测试,该设计方案实现雷达信号数据的正确传输。
资助信息	沈阳市科技公关项目:毫米波探测成像技术在公共安全领域应用关键技术(F10-066-2-00)
语种	中文
公开日期	2012-05-29
内容类型	期刊论文
源URL	[http://ir.sia.ac.cn/handle/173321/7573]
专题	沈阳自动化研究所_自动化系统研究室
推荐引用方式 GB/T 7714	毕欣,曹云侠. FPGA与DSP的雷达数据传输接口设计[J]. 控制工程,2011,18(S1):60-62.
APA	毕欣,&曹云侠.(2011).FPGA与DSP的雷达数据传输接口设计.控制工程,18(S1),60-62.
MLA	毕欣,et al."FPGA与DSP的雷达数据传输接口设计".控制工程 18.S1(2011):60-62.