QQ客服 官方微博 反馈留言

	Regularity-constrained floor planning for multi-core processors
	Chen, Xi*; Hu, Jiang; Xu, Ning
刊名	Integration, the VLSI Journal
	2014
卷号	47期号:1页码:86-95
关键词	VLSI Physical design Floorplanning Multi-core processors Regularity
ISSN号	0167-9260
DOI	10.1016/j.vlsi.2013.05.002
URL标识	查看原文
WOS记录号	WOS:000328431900009;EI:20134817029578
内容类型	期刊论文
URI标识	http://www.corc.org.cn/handle/1471x/3383425
专题	武汉理工大学
作者单位	1.[Chen, Xi 2.Hu, Jiang] Texas A&M Univ, Dept ECE, College Stn, TX 77843 USA.
推荐引用方式 GB/T 7714	Chen, Xi*,Hu, Jiang,Xu, Ning. Regularity-constrained floor planning for multi-core processors[J]. Integration, the VLSI Journal,2014,47(1):86-95.
APA	Chen, Xi*,Hu, Jiang,&Xu, Ning.(2014).Regularity-constrained floor planning for multi-core processors.Integration, the VLSI Journal,47(1),86-95.
MLA	Chen, Xi*,et al."Regularity-constrained floor planning for multi-core processors".Integration, the VLSI Journal 47.1(2014):86-95.

个性服务

查看访问统计

相关权益政策

暂无数据

收藏/分享

除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。