QQ客服 官方微博 反馈留言

	Sample-hold Circuit and Stage Circuits in a Traditional 12-b 80-Msample/s Pipelined A/D Converter
	Jiang, Xiang; Cheng, Jun; Lie, Liang; Zhang, Ting; Gong, Liao; Ma, Qiyun
	2015
期号	[db:dc_citation_issue]
DOI	[db:dc_identifier_doi]
会议录	PROCEEDINGS OF 2015 IEEE 11TH INTERNATIONAL CONFERENCE ON ASIC (ASICON)
URL标识	查看原文
ISSN号	2162-7541
WOS记录号	[DB:DC_IDENTIFIER_WOSID]
内容类型	会议论文
URI标识	http://www.corc.org.cn/handle/1471x/3266791
专题	西安交通大学
推荐引用方式 GB/T 7714	Jiang, Xiang,Cheng, Jun,Lie, Liang,et al. Sample-hold Circuit and Stage Circuits in a Traditional 12-b 80-Msample/s Pipelined A/D Converter[C]. 见:.

个性服务

查看访问统计

相关权益政策

暂无数据

收藏/分享

除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。