| 基于Qt的Verilog故障注入工具设计与实现 | |
| 王洁; 康俊杰; 侯刚; 于健海 | |
| 刊名 | 实验技术与管理
 |
| 2019 | |
| 卷号 | 36页码:153-155,161 |
| 关键词 | 电路可靠性 容错评价 VerilogHDL |
| ISSN号 | 1002-4956 |
| URL标识 | 查看原文 |
| WOS记录号 | [db:dc_identifier_wosid] |
| 内容类型 | 期刊论文 |
| URI标识 | http://www.corc.org.cn/handle/1471x/3217655 |
| 专题 | 大连理工大学 |
| 作者单位 | 1.大连理工大学软件学院,辽宁大连 116620 2.辽宁省泛在网络与服务软件重点实验室,辽宁大连 116620 3.梧州学院电子与信息工程学院,广西梧州,543002 |
| 推荐引用方式 GB/T 7714 | 王洁,康俊杰,侯刚,等. 基于Qt的Verilog故障注入工具设计与实现[J]. 实验技术与管理,2019,36:153-155,161. |
| APA | 王洁,康俊杰,侯刚,&于健海.(2019).基于Qt的Verilog故障注入工具设计与实现.实验技术与管理,36,153-155,161. |
| MLA | 王洁,et al."基于Qt的Verilog故障注入工具设计与实现".实验技术与管理 36(2019):153-155,161. |
| 个性服务 |
| 查看访问统计 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论