高频DC‑DC降压拓扑和集成芯片以及相关系统 | |
李志强![]() ![]() | |
2017-04-05 | |
著作权人 | 中国科学院微电子研究所 |
专利号 | CN201410552905.X |
国家 | 中国 |
文献子类 | 发明专利 |
英文摘要 | 本申请公开了一种高频DC‑DC降压拓扑及其集成芯片,本申请公开的所述高频DC‑DC降压拓扑中设置有所述第一MOS管和所述谐振电感,使得所述高频DC‑DC降压拓扑中的第二MOS管与第三MOS管实现了零电压导通,即本申请提供的所述高频DC‑DC降压拓扑中的开关管全部实现了软开关控制,因此本申请提供的高频DC‑DC降压拓扑明显降低了在甚高频状态下工作时的能量损耗。 |
公开日期 | 2014-12-24 |
申请日期 | 2014-10-17 |
语种 | 中文 |
内容类型 | 专利 |
源URL | [http://159.226.55.106/handle/172511/17746] ![]() |
专题 | 微电子研究所_健康电子研发中心 |
作者单位 | 中国科学院微电子研究所 |
推荐引用方式 GB/T 7714 | 李志强,张海英,萧延彬,等. 高频DC‑DC降压拓扑和集成芯片以及相关系统. CN201410552905.X. 2017-04-05. |
个性服务 |
查看访问统计 |
相关权益政策 |
暂无数据 |
收藏/分享 |
除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。
修改评论