A Sub-threshold Reconfigurable Logic Block for Embedded Ultra-Low Power FPGA

	A Sub-threshold Reconfigurable Logic Block for Embedded Ultra-Low Power FPGA
	Wu YP(吴玉平); Chen L(陈岚); Zhang XL(张学连); Zhang Q(张琦)
	2018-11-03
内容类型	会议论文
源URL	[http://159.226.55.107/handle/172511/19143]
专题	微电子研究所_EDA中心
作者单位	中国科学院微电子研究所
推荐引用方式 GB/T 7714	Wu YP,Chen L,Zhang XL,et al. A Sub-threshold Reconfigurable Logic Block for Embedded Ultra-Low Power FPGA[C]. 见:.