基于40nm CMOS工艺的DAC IP核物理与时序建模

	基于40nm CMOS工艺的DAC IP核物理与时序建模
	王东; 陈岚; 柳臻朝; 冯燕
刊名	微电子学与计算机
	2015-02-05
英文摘要	基于40nm CMOS工艺，分析了DAC模块转化为IP核时所需生成的必要信息，概述了DAC IP核可复用模型的主要特点。对DAC IP核的物理与时序信息进行建模，得到了DAC IP核的物理模型和时序模型，组成了DAC IP核的数据文件交付项。提取得到的IP核模型保护了IP核的设计信息，可满足布局布线、时序分析等基本应用需求。
语种	中文
公开日期	2016-06-02
内容类型	期刊论文
源URL	[http://10.10.10.126/handle/311049/15143]
专题	微电子研究所_EDA中心
作者单位	中国科学院微电子研究所
推荐引用方式 GB/T 7714	王东,陈岚,柳臻朝,等. 基于40nm CMOS工艺的DAC IP核物理与时序建模[J]. 微电子学与计算机,2015.
APA	王东,陈岚,柳臻朝,&冯燕.(2015).基于40nm CMOS工艺的DAC IP核物理与时序建模.微电子学与计算机.
MLA	王东,et al."基于40nm CMOS工艺的DAC IP核物理与时序建模".微电子学与计算机 (2015).