集成电路的测试装置

	集成电路的测试装置
	王德坤; 周玉梅; 黑勇; 刘海南; 赵明琦; 谢朝辉
	2016-09-14
著作权人	中国科学院微电子研究所
专利号	CN201210576911.X
国家	中国
文献子类	发明专利
英文摘要	本发明提供一种集成电路的测试装置，包括：主控模块，用于运行嵌入式操作系统与测试程序，并发送控制命令；至少一个，与所述主控模块及待测集成电路子板相连的，用于依据所述控制命令获取所述待测集成电路子板的测试数据，并将所述测试数据回传至和所述主控模块的从属FPGA。本装置将待测集成电路子板与从属FPGA相连，从属FPGA与主控模块通过高速接口相连，从属FPGA的引脚除去时钟引脚与电源引脚外，有大量可配置用户引脚，用于与待测集成电路子板相连，避免了主控FPGA直接连接集成电路子板方式，导致提供至用户的接口数量有限，而无法对引脚数量较多的集成电路子板进行测试的问题。
公开日期	2013-04-24
申请日期	2012-12-26
语种	中文
内容类型	专利
源URL	[http://159.226.55.106/handle/172511/16456]
专题	微电子研究所_智能感知研发中心
作者单位	中国科学院微电子研究所
推荐引用方式 GB/T 7714	王德坤,周玉梅,黑勇,等. 集成电路的测试装置. CN201210576911.X. 2016-09-14.