适用于SBAS和Galileo卫星导航接收机的Viterbi译码器实现

	适用于SBAS和Galileo卫星导航接收机的Viterbi译码器实现
	陈杰; 李健; 巴晓辉; 张洪伦
刊名	微电子学与计算机
	2015-01-19
英文摘要	设计并实现了一种适用于SBAS和Galileo卫星导航系统的(2,1,7)卷积码的Viterbi译码器.由于卫星导航系统中的数据率不高,采用串行结构实现Viterbi译码器,并且多通道复用同一译码器,以节省电路面积.此外,采用改进的加比选单元并通过寄存器交换法对幸存路径进行管理,以进一步优化电路结构.为了减少RAM的使用,利用同址更新技术将路径度量累加值和幸存路径存储至RAM.译码电路通过FPGA验证,采用SMIC65nm工艺库进行综合,该译码器逻辑电路的面积为4 738μm2.
公开日期	2016-05-26
内容类型	期刊论文
源URL	[http://10.10.10.126/handle/311049/14999]
专题	微电子研究所_新能源汽车电子研发中心
推荐引用方式 GB/T 7714	陈杰,李健,巴晓辉,等. 适用于SBAS和Galileo卫星导航接收机的Viterbi译码器实现[J]. 微电子学与计算机,2015.
APA	陈杰,李健,巴晓辉,&张洪伦.(2015).适用于SBAS和Galileo卫星导航接收机的Viterbi译码器实现.微电子学与计算机.
MLA	陈杰,et al."适用于SBAS和Galileo卫星导航接收机的Viterbi译码器实现".微电子学与计算机 (2015).