High Temperature 1MHz CapacitanceVoltage Method for Evaluation of Border Traps in 4HSiC MOS System | |
KeAn Liu; Peng CY(彭朝阳); Wang SK(王盛凯); Bai Y(白云); Tang YD(汤益丹); XiMing Chen; Li CZ(李诚瞻); Liu XY(刘新宇) | |
刊名 | J. Appl. Phys. |
2018-04-07 | |
文献子类 | 期刊论文 |
内容类型 | 期刊论文 |
源URL | [http://159.226.55.107/handle/172511/18996] |
专题 | 微电子研究所_高频高压器件与集成研发中心 |
作者单位 | 中国科学院微电子研究所 |
推荐引用方式 GB/T 7714 | KeAn Liu,Peng CY,Wang SK,et al. High Temperature 1MHz CapacitanceVoltage Method for Evaluation of Border Traps in 4HSiC MOS System[J]. J. Appl. Phys.,2018. |
APA | KeAn Liu.,Peng CY.,Wang SK.,Bai Y.,Tang YD.,...&Liu XY.(2018).High Temperature 1MHz CapacitanceVoltage Method for Evaluation of Border Traps in 4HSiC MOS System.J. Appl. Phys.. |
MLA | KeAn Liu,et al."High Temperature 1MHz CapacitanceVoltage Method for Evaluation of Border Traps in 4HSiC MOS System".J. Appl. Phys. (2018). |
个性服务 |
查看访问统计 |
相关权益政策 |
暂无数据 |
收藏/分享 |
除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。
修改评论