采用容性封装技术提高ESD防护性能研究 | |
海潮和; 李多力![]() ![]() ![]() ![]() | |
刊名 | 半导体技术
![]() |
2009 | |
卷号 | 34期号:9页码:5,876-880 |
关键词 | 静电放电 电容 封装 传输线脉冲发生器 钳位电路 集成电路 Ir |
ISSN号 | 1003-353X |
其他题名 | Study on Robustness Improved ESD Protection Method by Capacitive Packaging Technology |
英文摘要 | 提出了一种通过在电源线与地线之间加入外部电容以吸收ESD脉冲的新型集成电路ESD保护方法。分析了这种方法在提高产品ESD防护性能方面的可行性,并用TLP设备测量出了-0.1μF电容在吸收4ATLPESD电流脉冲时电容两端电压随时间的变化曲线以及不同电容值电容吸收4ATLPESD电流脉冲后的电压随电容变化曲线,理论分析及测试结果均表明这种ESD防护方法能在集成电路承受6000VHBMESD脉冲时将VDD与GND之间的电压降钳位在0.5V以下。通过将此ESD防护方法应用在SOI微处理器产品和SOI静态随机存储器产品上,成功地将这两款产品的ESD防护能力从1000V提高到了3000V以上,验证了这种容性封装技术在ESD防护方面的优良性能。[著者文摘] |
语种 | 中文 |
公开日期 | 2010-06-01 |
内容类型 | 期刊论文 |
源URL | [http://10.10.10.126/handle/311049/2114] ![]() |
专题 | 微电子研究所_硅器件与集成研发中心 |
作者单位 | 中国科学院微电子研究所 |
推荐引用方式 GB/T 7714 | 海潮和,李多力,韩郑生,等. 采用容性封装技术提高ESD防护性能研究[J]. 半导体技术,2009,34(9):5,876-880. |
APA | 海潮和,李多力,韩郑生,曾传滨,&李晶.(2009).采用容性封装技术提高ESD防护性能研究.半导体技术,34(9),5,876-880. |
MLA | 海潮和,et al."采用容性封装技术提高ESD防护性能研究".半导体技术 34.9(2009):5,876-880. |
个性服务 |
查看访问统计 |
相关权益政策 |
暂无数据 |
收藏/分享 |
除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。
修改评论