| 一种降低微波单片集成电路驻波比的地线布图图形 | |
| 张海英; 朱旻 | |
| 2006-09-13 | |
| 著作权人 | 中国科学院微电子研究所 |
| 专利号 | CN101145547 |
| 文献子类 | 发明 |
| 英文摘要 | 本发明公开了一种降低微波单片集成电路(MMIC)驻波比的地线布 图图形，其特征在于，该地线布图图形至少包括一个图形单元，所述图形 单元由印制在印刷电路板和版图平面上投影图形为z形的信号微带线，以 及沿所述信号微带线分布的地线接地通孔构成。利用本发明，降低了因金 属跳线的电感以及片内隔直电容的工艺误差带来的驻波比的升高，并且比 较方便安装调整驻波比所需的组件，不会带来太大的寄生电感，进而降低 了输入输出端对于阻抗虚部变化引起不匹配的敏感度，改善了驻波比，提 高了MMIC单片测试的成功率。 |
| 公开日期 | 2008-03-19 ; 2010-11-26 |
| 语种 | 中文 |
| 状态 | 公开 |
| 内容类型 | 专利 |
| 源URL | [http://10.10.10.126/handle/311049/8074]  |
| 专题 | 微电子研究所_回溯数据库（1992-2008年） |
| 推荐引用方式 GB/T 7714 | 张海英,朱旻. 一种降低微波单片集成电路驻波比的地线布图图形. CN101145547. 2006-09-13. |
| 个性服务 |
| 查看访问统计 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论