超大规模集成电路设计中保持时间快速收敛的方法

	超大规模集成电路设计中保持时间快速收敛的方法
	刘海南; 蒋见花; 周玉梅
	2008-06-11
著作权人	中国科学院微电子研究所
专利号	CN200510052691.0
国家	中国
文献子类	发明专利
英文摘要	本发明涉及超大规模集成电路设计技术领域，特别是后端设计中使保持时间快速收敛的设计方法。这种快速收敛的方法减少了后端设计中修复建立时间和hold time violations的迭代次数，大大缩短了设计周期，提高了设计效率。主要是三个步骤，首先确定易受影响的路径，对这些路径的所有cell进行fixed属性的设置；第二，在需要进行hold time修复的路径上插入恰当的延迟单元；第三，进行timing的验证和后续的布线步骤。
公开日期	2006-09-06
申请日期	2005-03-03
语种	中文
内容类型	专利
源URL	[http://10.10.10.126/handle/311049/7330]
专题	微电子研究所_回溯数据库（1992-2008年）
作者单位	中国科学院微电子研究所
推荐引用方式 GB/T 7714	刘海南,蒋见花,周玉梅. 超大规模集成电路设计中保持时间快速收敛的方法. CN200510052691.0. 2008-06-11.