一款低功耗异步FIFO的设计与实现

	一款低功耗异步FIFO的设计与实现
	杜波; 张英武; 袁国顺
刊名	电子器件
	2007
卷号	30 期号:3 页码:3,962_964
关键词	异步fifo 低功耗设计门控时钟格雷码位线分割
ISSN号	1005-9490
英文摘要	我们在异步FIFO（First In First Out）设计中,引入了门控时钟技术降低了控制电路和译码电路80%的功耗;并采用位线分割技术降低了存储单元38%的功耗.利用格雷码作异步FIFO指针的控制电路,能有效消除多时钟域中的亚稳态.基于CSMC0.6μm标准单元库的半定制设计流程对其进行设计和实现：使用Verilog硬件描述语言,利用Modelsim进行时序和功能仿真、Synopsys DC完成逻辑综合、SE实现自动布局布线.
语种	中文
公开日期	2010-05-26
内容类型	期刊论文
源URL	[http://10.10.10.126/handle/311049/1662]
专题	微电子研究所_回溯数据库（1992-2008年）
推荐引用方式 GB/T 7714	杜波,张英武,袁国顺. 一款低功耗异步FIFO的设计与实现[J]. 电子器件,2007,30(3):3,962_964.
APA	杜波,张英武,&袁国顺.(2007).一款低功耗异步FIFO的设计与实现.电子器件,30(3),3,962_964.
MLA	杜波,et al."一款低功耗异步FIFO的设计与实现".电子器件 30.3(2007):3,962_964.