150Ms/s,6bit CMOS数字工艺折叠,电流插值A/D转换器

CORC > 北京大学 > 信息科学技术学院

	150Ms/s,6bit CMOS数字工艺折叠,电流插值A/D转换器; 150Ms/s、6bit Digital CMOS Folding A/D Converter with Current-Mode Interpolating
	刘飞 ; 吉利久
刊名	半导体学报
	2002
关键词	A/D转换器折叠电流模插值多米诺 CMOS
DOI	10.3321/j.issn:0253-4177.2002.09.018
英文摘要	在1.2μm SPDM标准数字CMOS工艺条件下,实现6bit CMOS折叠、电流插值A/D转换器;提出高速度再生型电流比较器的改进结构,使A/D转换器(ADC)总功耗下降近30%;提出一种逻辑简单易于扩展的解码电路,以多米诺(Domino)逻辑实现.整个ADC电路中只使用单一时钟.在5V电压条件下,仿真结果为采样频率150-Ms/s时功耗小于185mW,输入模拟信号和二进制输出码之间延迟小于2个时钟周期.; 电子预研基金; 中文核心期刊要目总览(PKU); 中国科学引文数据库(CSCD); 0; 9; 988-995; 23
语种	中文
内容类型	期刊论文
源URL	[http://ir.pku.edu.cn/handle/20.500.11897/175841]
专题	信息科学技术学院
推荐引用方式 GB/T 7714	刘飞,吉利久. 150Ms/s,6bit CMOS数字工艺折叠,电流插值A/D转换器, 150Ms/s、6bit Digital CMOS Folding A/D Converter with Current-Mode Interpolating[J]. 半导体学报,2002.
APA	刘飞,&吉利久.(2002).150Ms/s,6bit CMOS数字工艺折叠,电流插值A/D转换器.半导体学报.
MLA	刘飞,et al."150Ms/s,6bit CMOS数字工艺折叠,电流插值A/D转换器".半导体学报 (2002).