二阶ΣΔ A/D转换器抽取滤波器VLSI设计和实现

doi:10.3321/j.issn:0479-8023.2007.03.019

CORC > 北京大学 > 信息科学技术学院

	二阶ΣΔ A/D转换器抽取滤波器VLSI设计和实现; Efficient VLSI Design and Implementation of Decimation Filter for 2nd ΣΔ A/D Converter
	彭春干 ; 于敦山 ; 尚天秀 ; 盛世敏
刊名	北京大学学报自然科学版
	2007
关键词	二阶ΣΔ A/D转换器无乘法器结构抽取滤波 2 nd ΣΔ A/D multiplier-free structure decimation Filter
DOI	10.3321/j.issn:0479-8023.2007.03.019
英文摘要	描述了一种针对高精度要求的二阶ΣΔ A/D转化器抽取滤波器设计和硬件实现的解决方案;提出了一种能够实现2倍抽取的通用无乘法器硬件实现结构,该结构能有效实施半带滤波器和其他高阶FIR的2倍抽取功能.整个滤波器采用无RAM/ROM技术,实现了低通带文波、窄过渡带、高阻带衰减和高抽取率的系统要求,以很低的硬件代价实现了一个16位精度的ΣΔ A/D转换器.; The authors describes an efficient design and implementation of a decimation filter for high resolution 2 nd ΣΔ A/D converter.A new universal multiplier-free VLSI structure is proposed to implement 2-time decimation for half bandfilters and a high-order invsinc corrector filter,the whole filter is realized without any multiplier or RAM or ROM,and the 2 nd ΣΔ A/D converter reaches a 16-bit resolution with low cost.; 中文核心期刊要目总览(PKU); 中国科技核心期刊(ISTIC); 中国科学引文数据库(CSCD); 0; 3; 395-399; 43
语种	中文
内容类型	期刊论文
源URL	[http://ir.pku.edu.cn/handle/20.500.11897/23948]
专题	信息科学技术学院
推荐引用方式 GB/T 7714	彭春干,于敦山,尚天秀,等. 二阶ΣΔ A/D转换器抽取滤波器VLSI设计和实现, Efficient VLSI Design and Implementation of Decimation Filter for 2nd ΣΔ A/D Converter[J]. 北京大学学报自然科学版,2007.
APA	彭春干,于敦山,尚天秀,&盛世敏.(2007).二阶ΣΔ A/D转换器抽取滤波器VLSI设计和实现.北京大学学报自然科学版.
MLA	彭春干,et al."二阶ΣΔ A/D转换器抽取滤波器VLSI设计和实现".北京大学学报自然科学版 (2007).