基于AXI总线串行RapidIO端点控制器的FPGA实现

doi:10.13209/j.0479-8023.2014.109

CORC > 北京大学 > 信息科学技术学院

	基于AXI总线串行RapidIO端点控制器的FPGA实现; FPGA Implementation of Serial RapidIO Endpoint Controller Based on AXI Bus Interface
	陈宏铭 ; 李蕾 ; 姚益武 ; 张巍 ; 程玉华 ; 安辉耀
刊名	北京大学学报自然科学版
	2014
关键词	串行RapidIO AXI总线 IP核 PIPE SRIO AXI bus PIPE IP core
DOI	10.13209/j.0479-8023.2014.109
英文摘要	针对现代高性能嵌入式系统高速串行RapidIO (SRIO)信号接入的应用需求,提出一种基于AXI总线的SRIO端点控制器IP核设计方案.以XC5VLX220-FF1760现场可编程门阵列芯片为目标器件,利用硬件设计实现SRIO接口电路.该方案采用合理的硬件结构,能够提高信息采集和输出的时效性.此外,AXI总线能够使SRIO端点控制器IP核更方便地集成到SoC芯片中,可以在片内提供更高的数据传输带宽.利用SRIO协议实现的FPGA内置多DSP IP核,读写操作速率能稳定地达到每通道3.125 Gb/s,表明所提出的IP具有高性能.; 中文核心期刊要目总览(PKU); 中国科技核心期刊(ISTIC); 中国科学引文数据库(CSCD); 0; 4; 697-703; 50
语种	中文
内容类型	期刊论文
源URL	[http://ir.pku.edu.cn/handle/20.500.11897/23903]
专题	信息科学技术学院
推荐引用方式 GB/T 7714	陈宏铭,李蕾,姚益武,等. 基于AXI总线串行RapidIO端点控制器的FPGA实现, FPGA Implementation of Serial RapidIO Endpoint Controller Based on AXI Bus Interface[J]. 北京大学学报自然科学版,2014.
APA	陈宏铭,李蕾,姚益武,张巍,程玉华,&安辉耀.(2014).基于AXI总线串行RapidIO端点控制器的FPGA实现.北京大学学报自然科学版.
MLA	陈宏铭,et al."基于AXI总线串行RapidIO端点控制器的FPGA实现".北京大学学报自然科学版 (2014).