| SRAM (Static Random Access Memory) time sequence control circuit with copy unit word line voltage rise technology | |
| CHEN JUNNING; ZHOU YONGLIANG; SHANG FENGYI; LU WENJUAN; LI SONG; TAN SHOUBIAO; LI ZHENGPING; XIE MINGMING; PENG CHUNYU | |
| 2015 | |
| 权利人 | UNIV ANHUI |
| URL标识 | 查看原文 |
| 申请日期 | 2015 |
| 内容类型 | 专利 |
| URI标识 | http://www.corc.org.cn/handle/1471x/2134608 |
| 专题 | 安徽大学 |
| 推荐引用方式 GB/T 7714 | CHEN JUNNING,ZHOU YONGLIANG,SHANG FENGYI,et al. SRAM (Static Random Access Memory) time sequence control circuit with copy unit word line voltage rise technology. 2015-01-01. |
| 个性服务 |
| 查看访问统计 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论