基于DVI的时钟数据恢复电路设计

	基于DVI的时钟数据恢复电路设计
	肖剑; 陈贵灿; 张福甲; 王永顺
刊名	半导体学报/Pan Tao Ti Hsueh Pao/Chinese Journal of Semiconductors
	2008-07-15
卷号	29 期号:7 页码:1417-1421
关键词	DVI 时钟数据恢复过采样 DPLL Accuracy rate Bit errors Bit parallel Clock-and-data-recovery (CDR) circuits CMOS processing Data rates Data recovery Pixel data System clocks Testing results Visual interfaces
ISSN号	02534177
其他题名	Clock and data recovery circuit based on DVI
通讯作者	Xiao, J. (xiaoj02@st.lzu.edu.cn)
中文摘要	设计了一种实现DVI(digital visual interface)数字视频信号接收器的新型时钟数据恢复电路.通过在过采样电路和数字锁相环之间增加弹性缓冲电路,在实现10bit数据恢复的同时,使采样时钟频率减小为数据频率的2.5倍,DPLL同时对10bit并行的数据进行相位检测判断,提高了判断的正确率,使数据传输的误码率得到改善.采用SMIC0.18μm CMOS工艺流片,测试结果表明,输入三路并行的1.65Gbps/ch UXGA格式像素数据和传输电缆长度2m条件下,输出系统时钟信号最大抖动峰-峰值为183ps,均方值为24ps,满足DVI规范要求.
学科主题	943.3 Special Purpose Instruments;921.6 Numerical Methods;801.4 Physical Chemistry;801 Chemistry;741.1 Light/Optics;723.1 Computer Programming;716 Telecommunication; Radar, Radio and Television;703.1 Electric Networks;461.4 Ergonomics and Human Factors Engineering
语种	中文
内容类型	期刊论文
源URL	[http://202.201.7.4:8080/handle/262010/102735]
专题	物理科学与技术学院_期刊论文
推荐引用方式 GB/T 7714	肖剑,陈贵灿,张福甲,等. 基于DVI的时钟数据恢复电路设计[J]. 半导体学报/Pan Tao Ti Hsueh Pao/Chinese Journal of Semiconductors,2008,29(7):1417-1421.
APA	肖剑,陈贵灿,张福甲,&王永顺.(2008).基于DVI的时钟数据恢复电路设计.半导体学报/Pan Tao Ti Hsueh Pao/Chinese Journal of Semiconductors,29(7),1417-1421.
MLA	肖剑,et al."基于DVI的时钟数据恢复电路设计".半导体学报/Pan Tao Ti Hsueh Pao/Chinese Journal of Semiconductors 29.7(2008):1417-1421.