| FPGA的高速多通道数据采集控制器IP核设计 | |
| 潘梁垚 ; 姚铭 | |
| 2009 | |
| 关键词 | FPGA 数据采集 ADS8364 IP核 FIFO |
| 英文摘要 | 介绍基于fPgA嵌入式系统的多通道高速数据采集模块控制器的IP核设计。采用TI公司的6通道同步采集A/d转换器件(AdS8364),针对该器件使用硬件描述语言设计IP核,实现对采集数据的处理,同时设计了IP核与嵌入式系统的接口。在XIlInX公司的ISE开发工具中,利用fPgA器件中的硬fIfO控制器辅助设计IP核,利用嵌入式开发工具Edk建立fPgA嵌入式系统,并添加和修改了用户自定义IP核,通过仿真验证了该方法的实效性。 |
| 语种 | zh_CN |
| 内容类型 | 期刊论文 |
| 源URL | [http://dspace.xmu.edu.cn/handle/2288/125428]  |
| 专题 | 航空航天－已发表论文 |
| 推荐引用方式 GB/T 7714 | 潘梁垚,姚铭. FPGA的高速多通道数据采集控制器IP核设计[J],2009. |
| APA | 潘梁垚,&姚铭.(2009).FPGA的高速多通道数据采集控制器IP核设计.. |
| MLA | 潘梁垚,et al."FPGA的高速多通道数据采集控制器IP核设计".(2009). |
| 个性服务 |
| 查看访问统计 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论