QQ客服 官方微博 反馈留言

	行为级可测性综合平台综合模块的设计与实现
	史圣兵 ; 靳洋 ; 王红 ; 牛道恒 ; 杨士元 ; SHI Sheng-bing ; JIN Yang ; WANG Hong ; NIU Dao-heng ; YANG Shi-yuan
	2010-07-15 ; 2010-07-15
会议名称	第五届中国测试学术会议 ; CNKI
关键词	行为级可测性综合平台 数据流图 RTL代码 platform on behavioral level testability synthesis data flow graph RTL verilog language TN407
其他题名	Design and Realization of Synthesis Module on a Platform on Behavioral Level Testability Synthesis
中文摘要	在行为级考虑可测性的综合,已经成为测试领域研究的热点。目前已有的一些行为级可测性综合平台,由于其商业化的本质,使得用户无法在综合过程中任意对调度与分配算法进行修改。本文主要是在已建立的行为级可测性综合开放平台架构体系中,在VC 6.0开发平台上,实现了综合模块的功能,即从数据流图到寄存器传输级(RTL) verilog语言的描述。; The high-level synthesis of testability on behavioral level has become a hot topic in the field of test.For current some platforms on behavioral level testability synthesis,because of business,user cann't revise the algorithm of scheduling and allocation in course of high-level synthesis.On the base of a open platform on Behavioral Level Testability Synthesis,using VC 6.0,we realize the function of synthesis module,that is from data flow graph to register transfer level(RTL) verilog language
语种	中文 ; 中文
内容类型	会议论文
源URL	[http://hdl.handle.net/123456789/70241]
专题	清华大学
推荐引用方式 GB/T 7714	史圣兵,靳洋,王红,等. 行为级可测性综合平台综合模块的设计与实现[C]. 见:第五届中国测试学术会议, CNKI.

个性服务

查看访问统计

相关权益政策

暂无数据

收藏/分享

除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。