格雷码计数器的优化设计 | |
程晓磊 ; 范如玉 ; 李斌康 ; CHENG Xiao-lei ; FAN Ru-yu ; LI Bin-kang | |
2010-07-15 ; 2010-07-15 | |
会议名称 | 全国第六届核仪器及其应用学术会议论文集 ; Proceedings of the 6th National Conference on Nuclear Instrument & Its Application ; 全国第六届核仪器及其应用学术会议 ; The 6th National Conference on Nuclear Instrument & Its Application ; 中国广西桂林 ; CNKI ; 中国核学会核电子学与核探测技术分会、中国电子学会核电子学与核探测技术分会 |
关键词 | 高速 格雷码 计数器 VHDL high-speed gray-code counter VHDL TL82 |
其他题名 | The Optimized Design of The Gray-Code Counter |
中文摘要 | 本文阐述了使用格雷码在高速数字电路设计中的重要意义,并进行了格雷码计数器在应用中的低功耗分析。文中着重介绍了一种格雷码的计数器的优化设计,该设计利用了格雷码编码的特殊性质,通过一个辅助的 D 触发器配合 n 个计数触发器工作的方式,组成新型 n 位的格雷码计数器。在文章的最后,还给出了该计数器核心部分的 VHDL 语言实现,可以进一步应用于 FPGA 设计和其它相关的分析工作。; This article has expatiated on the signality of using Gray-code in designing high-speed digital circuit,and given the low-power-cost analyze in the use of Gray-code counter.The main content of this article is the design and realization of a Gray-code counter.This design has formed an n-bit Gray-code counter with n piece main D-trigger and one piece assistant D-trigger,by the speciality of Gray-code.In the end,this article has given the realization of this counter's core by VHDL,this VHDL realization may be the guidance for the forward job on FPGA design and some other domain. |
语种 | 中文 ; 中文 |
内容类型 | 会议论文 |
源URL | [http://hdl.handle.net/123456789/66759] |
专题 | 清华大学 |
推荐引用方式 GB/T 7714 | 程晓磊,范如玉,李斌康,等. 格雷码计数器的优化设计[C]. 见:全国第六届核仪器及其应用学术会议论文集, Proceedings of the 6th National Conference on Nuclear Instrument & Its Application, 全国第六届核仪器及其应用学术会议, The 6th National Conference on Nuclear Instrument & Its Application, 中国广西桂林, CNKI, 中国核学会核电子学与核探测技术分会、中国电子学会核电子学与核探测技术分会. |
个性服务 |
查看访问统计 |
相关权益政策 |
暂无数据 |
收藏/分享 |
除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。
修改评论