QQ客服 官方微博 反馈留言

	采用路选择技术实现的低功耗高速缓存设计
	崔昌栋 ; 鞠大鹏 ; 李兆麟 ; CUI Changdong ; JU Dapeng ; LI Zhaolin
	2010-06-09 ; 2010-06-09
关键词	高速缓存 低功耗 路选择 可配置 cache low power way selection configurable TP368.11
其他题名	Way selecting cache architecture for low power consumption
中文摘要	为了降低高速缓存的动态功耗,提出了一种路预测选择结构来降低传统的高速缓存的功耗。通过选择一路访问,而不是访问所有路高速缓存,使得功耗得到降低。同时,提出的路预测选择结构通过增加特定的标志寄存器,具备可配置功能,实现了路选择高速缓存和直接映射高速缓存之间的切换。实验结果表明:同传统的2路组相联高速缓存相比,采用路预测选择技术实现的高速缓存在访问期间的动态功耗降低约32%~40%,高速缓存缺失率基本相同。; A prediction policy was developed for set-associative cache to achieve low power consumption by accessing only a single cache way,instead of accessing all the ways in a set with an additional one bit register,it also has the reconfigurable ability to be converted to one direct mapped cache for a specific application.Simulations show that the cache structure reduces dynamic power consumption up to 32%-40% over conventional 2-way set associative caches.The miss rate is almost the same as a conventional 2-way set associative cache.
语种	中文 ; 中文
内容类型	期刊论文
源URL	[http://hdl.handle.net/123456789/56226]
专题	清华大学
推荐引用方式 GB/T 7714	崔昌栋,鞠大鹏,李兆麟,等. 采用路选择技术实现的低功耗高速缓存设计[J],2010, 2010.
APA	崔昌栋,鞠大鹏,李兆麟,CUI Changdong,JU Dapeng,&LI Zhaolin.(2010).采用路选择技术实现的低功耗高速缓存设计..
MLA	崔昌栋,et al."采用路选择技术实现的低功耗高速缓存设计".(2010).

个性服务

查看访问统计

相关权益政策

暂无数据

收藏/分享

除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。