QQ客服 官方微博 反馈留言

	一种基于内插法符号同步电路的设计
	赵行波 ; 张海亮 ; 贺光辉 ; 周祖成 ; Zhao Xingbo ; Zhang Hailiang ; He Guanghui ; Dong Feng
	2010-06-09 ; 2010-06-09
关键词	符号同步 插值 定时误差检测 FPGA Symbol synchronization,Interpolating,Timing error detection,FPGA TN792
其他题名	The Design of an Interpolation-based Symbol Timing Synchronization Loop
中文摘要	提出了一种新的符号同步电路结构,采用立方插值和O&M定时误差检测相结合的算法实现符号定时同步,并通过AlteraDSPBuilder完成该电路的设计、仿真和分析,将设计用AlteraStratixIIFPGA实现,应用在实际的接收机中,证明其能纠正1%的定时误差,工作时钟频率最高可达到130MHz。; In this paper, a new structure for symbol synchronizing is proposed. Cubic interpolator and O&M timing error detector are introduced in this design, and the loop was built with Altera DSP Builder. After simulation and performance analysis, the design is implemented in Altera Stratix II FPGA. Finally, the application of the design in practical receiver proves it can correct 1% symbol timing error and work at clock rate up to 130MHz.; 国家“八六三”高技术项目(2002AA1Z1380)资助
语种	中文 ; 中文
内容类型	期刊论文
源URL	[http://hdl.handle.net/123456789/54513]
专题	清华大学
推荐引用方式 GB/T 7714	赵行波,张海亮,贺光辉,等. 一种基于内插法符号同步电路的设计[J],2010, 2010.
APA	赵行波.,张海亮.,贺光辉.,周祖成.,Zhao Xingbo.,...&Dong Feng.(2010).一种基于内插法符号同步电路的设计..
MLA	赵行波,et al."一种基于内插法符号同步电路的设计".(2010).

个性服务

查看访问统计

相关权益政策

暂无数据

收藏/分享

除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。