CORC  > 清华大学
一种用于高速锁相环的零死区鉴频鉴相器
屈强 ; 曾烈光 ; QU QIANG ; ZENG LIEGUANG
2010-06-09 ; 2010-06-09
关键词锁相环 鉴频鉴相器 死区 抖动 phase locked loop,PFD,dead zone,jitter TN763
其他题名A Phase Frequency Detector without Dead Zone for High Speed PLL
中文摘要本文探讨鉴频鉴相器(PFD)设计中死区的产生原因和消除方法。设计了一种用于高速锁相环的零死区PFD。这种PFD采用无反馈回路结构,在保证死区为零的前提下,兼顾功耗和速度性能。尤其适用于基于锁相环的高速时钟和数据恢复电路(CDR)、高速频率合成器等对速度和抖动性能有很高要求的电路。; We discuss the reasons producing dead zone in PFD-design. And propose a new phase frequency detector with zero dead zone.The PFD bases on the structure without feedback access and has no dead zone。The PFD is designed by giving attention to ei-ther power dissipation or speed performance. The PFD is adapted to the circuits having strict demand in jitter performance, such as high speed clock and data recovery, frequency synthesizer and so on.
语种中文 ; 中文
内容类型期刊论文
源URL[http://hdl.handle.net/123456789/54341]  
专题清华大学
推荐引用方式
GB/T 7714
屈强,曾烈光,QU QIANG,等. 一种用于高速锁相环的零死区鉴频鉴相器[J],2010, 2010.
APA 屈强,曾烈光,QU QIANG,&ZENG LIEGUANG.(2010).一种用于高速锁相环的零死区鉴频鉴相器..
MLA 屈强,et al."一种用于高速锁相环的零死区鉴频鉴相器".(2010).
个性服务
查看访问统计
相关权益政策
暂无数据
收藏/分享
所有评论 (0)
暂无评论
 

除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。


©版权所有 ©2017 CSpace - Powered by CSpace