CORC  > 清华大学
低功耗全流水线JPEG-LS无损图像编码器的VLSI设计
李晓雯 ; 陈新凯 ; 李国林 ; 王志华 ; LI Xiaowen ; CHEN Xinkai ; LI Guolin ; WANG Zhihua
2010-06-09 ; 2010-06-09
关键词超大规模集成电路 图像编码器 JPEG-LS 全流水结构 时钟管理 very large scale integrated circuit(VLSI) image encode JPEG-LS fully pipelined architecture clock management TN762
其他题名VLSI design of a low power,fully pipelined JPEG-LS encoder for lossless image compression
中文摘要针对JPEG无损/准无损图像压缩标准(JPEG-LS)本身不利于并行计算和低功耗应用的问题,提出了一种JPEG-LS无损图像编码器的超大规模集成电路(VLSI)实现结构。它从功能上分为4部分:模式判别模块;时钟控制器;3条并行流水线;两级数据聚合器。这些模块以全流水线结构组织运算,能够达到实时图像处理的目的。4时钟域交叉并存,并包含专用时钟控制器的时钟管理机制,既保证瓶颈运算的进行,又能及时关断空闲模块的时钟,该措施使平均功耗降低了15.7%。该文提出的JPEG-LS编码器具有低功耗、高速图像处理的特征,已被应用于无线内窥镜系统。; A VLSI architecture was developed for lossless or near-lossless video compression in a JPEG-LS encoder by removing features that limit parallel computations and increase power consumption.The architecture includes a mode decision module,clock controller,3 linear parallel pipelines,and a two-tier data packer.Computations are fully pipelined in these modules for real time data processing.The clock management mechanism with 4 clock regions and a dedicated clock controller prevents bottlenecks in the calculations and shuts off the clocks in idle modules to reduce overall power consumption by 15.7%.The low power consumption,high data processing rate JPEG-LS encoder is being used in a wireless endoscopy system.; 国家自然科学基金资助项目(60372021)
语种中文 ; 中文
内容类型期刊论文
源URL[http://hdl.handle.net/123456789/53598]  
专题清华大学
推荐引用方式
GB/T 7714
李晓雯,陈新凯,李国林,等. 低功耗全流水线JPEG-LS无损图像编码器的VLSI设计[J],2010, 2010.
APA 李晓雯.,陈新凯.,李国林.,王志华.,LI Xiaowen.,...&WANG Zhihua.(2010).低功耗全流水线JPEG-LS无损图像编码器的VLSI设计..
MLA 李晓雯,et al."低功耗全流水线JPEG-LS无损图像编码器的VLSI设计".(2010).
个性服务
查看访问统计
相关权益政策
暂无数据
收藏/分享
所有评论 (0)
暂无评论
 

除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。


©版权所有 ©2017 CSpace - Powered by CSpace