QQ客服 官方微博 反馈留言

	嵌入式粗颗粒度可重构处理器的软硬件协同设计流程
	于苏东 ; 刘雷波 ; 尹首一 ; 魏少军 ; YU Su-dong ; LIU Lei-bo ; YIN Shou-yi ; WEI Shao-jun
	2010-06-09 ; 2010-06-09
关键词	可重构 循环 软硬件划分 映射 reconfigurable loop hardware-software partition mapping TP311.52
其他题名	Hardware-Software Co-Design Flow for Embedded Coarse-Grained Reconfigurable Processor
中文摘要	面向多媒体应用的可重构处理器架构由主处理器和动态配置的可重构阵列(Reconfigurable Cell Array,RCA)组成.协同设计流程以循环流水线和流水线配置技术为基础,采用启发式算法对应用中较大的关键循环进行了软硬件划分,使用表格调度算法实现了任务在RCA上的映射.经过FPGA验证,H.264基准中的核心算法平均执行速度相比于PipeRench,MorphoSys,以及TI DSP TMS320C64X提高了3.34倍.; The reconfigurable processor architecture for multimedia application consists of a host processor and a coarse-grained Reconfigurable Cell Array(RCA) as the coprocessor,which can be reconfigured dynamically.The proposed co-design flow is based on loop pipeline and pipelined reconfiguration technologies.Heuristic algorithm is used for hardware-software partition of big kernel loop and a table schedule algorithm for the mapping of task graph.They have been verified in FPGA with some kernels in H.264 baseline.The average speedup is 3.34 times compared with PipeRench,MorphoSys,and TI DSP TMS320C64X.; 国家自然科学基金(No.60506007,No.60676012)
语种	中文 ; 中文
内容类型	期刊论文
源URL	[http://hdl.handle.net/123456789/53459]
专题	清华大学
推荐引用方式 GB/T 7714	于苏东,刘雷波,尹首一,等. 嵌入式粗颗粒度可重构处理器的软硬件协同设计流程[J],2010, 2010.
APA	于苏东.,刘雷波.,尹首一.,魏少军.,YU Su-dong.,...&WEI Shao-jun.(2010).嵌入式粗颗粒度可重构处理器的软硬件协同设计流程..
MLA	于苏东,et al."嵌入式粗颗粒度可重构处理器的软硬件协同设计流程".(2010).

个性服务

查看访问统计

相关权益政策

暂无数据

收藏/分享

除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。