CDMA2000基站时钟同步系统及电路 | |
刘春平 ; 龚向东 ; 刘承香 ; 阮双琛 | |
刊名 | http://epub.edu.cnki.net/grid2008/brief/detailj.aspx?filename=DATE200602005&dbname=CJFQ2006
![]() |
2012-04-27 ; 2012-04-27 | |
关键词 | CDMA2000系统 基站 时钟同步 锁相环 恒温晶振 电路 |
中文摘要 | CDMA2000基站以GPS/GLONASS标准秒信号作为整个系统的时钟同步基准,采用一种PLL(锁相环)+DDS(直接数字频率合成器)+PLL的结构实现。引入了时钟同步系统的总体方案,着重介绍了由AD9851和LMX2306构成的后级DDS+PLL的电路设计和参数设置。根据实验结果对该方案的稳定性和适用性进行了分析。 |
语种 | 中文 |
其他责任者 | 深圳大学工程技术学院 ; 重庆大学通信测控研究所 重庆400044 ; 广东深圳518060 |
内容类型 | 期刊论文 |
源URL | [http://ir.calis.edu.cn/hdl/244041/2355] ![]() |
专题 | 清华大学 |
推荐引用方式 GB/T 7714 | 刘春平,龚向东,刘承香,等. CDMA2000基站时钟同步系统及电路[J]. http://epub.edu.cnki.net/grid2008/brief/detailj.aspx?filename=DATE200602005&dbname=CJFQ2006,2012, 2012. |
APA | 刘春平,龚向东,刘承香,&阮双琛.(2012).CDMA2000基站时钟同步系统及电路.http://epub.edu.cnki.net/grid2008/brief/detailj.aspx?filename=DATE200602005&dbname=CJFQ2006. |
MLA | 刘春平,et al."CDMA2000基站时钟同步系统及电路".http://epub.edu.cnki.net/grid2008/brief/detailj.aspx?filename=DATE200602005&dbname=CJFQ2006 (2012). |
个性服务 |
查看访问统计 |
相关权益政策 |
暂无数据 |
收藏/分享 |
除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。
修改评论