| 题名 | 基于XX-X数据格式的高速格式化同步器的研究 |
| 作者 | 张晓蕾 |
| 学位类别 | 硕士 |
| 答辩日期 | 2005 |
| 授予单位 | 中国科学院电子学研究所 |
| 授予地点 | 中国科学院电子学研究所 |
| 导师 | 齐伟民 |
| 关键词 | 帧同步系统 误差容限 校验和保护 Verilog硬件描述语言 |
| 其他题名 | Research on High-speed Frame Synchronization SystemBased on Data Format of XX-X Satellite |
| 学位专业 | 通信与信息系统 |
| 中文摘要 | 格式化同步器是处理卫星传输数据的关键技术之一，是卫星数据进入计算机的桥梁。卫星的下行数据流是串行的比特流，该数据流有着固定的特殊格式，格式化同步器的功能就是从卫星下发的高速串行码流中提取出帧同步信息，将接收到的不分界的数据识别转换为成帧的数据按要求作适当处理送给后续的模块作进一步处理或对一数据进行存储。论文工作是基于XX一X卫星数据格式，在此基础上来研究高速格式化同步器中的关键问题。对格式化同步器的研究的核心就是设计帧同步系统。论文先通过分析帧同步系统的功能，提出l咳同步系统的通用设计方案，将帧同步系统划分为4个功能相对独立的模块，分别为帧同步提取模块、解扰模块、串／并转换模块及控制模块，并进一步对各个模块进行了简单的分析和说明。论文针对帧同步系统中涉及到的关键的参数和指标，从统计上进行了分析和数值计算，这跟以往的直接按照经验和惯例来选取指标相比起来，更加的严谨，根据不同的指标对系统的不同影响，最后根据XX一X实际情况，在帧长为8448比特，同步码长32比特的情况下，选定误差容限为2位，校验次数为1次，保护次数为3次，在这种情况下，可以很好的满足实际的应用。最后，论文使用VerilogHDL完成了基于xx一X数据格式的帧同步系统的整体实现，将以往通常被分离出来用单独的逻辑芯片来实现的帧同步码搜索模块也合并入了FPGA一并实现，并通过使用数据分段搜索方法提高搜索到帧同步码的速度，使得帧同步系统的结构更为紧凑。在不同情况下对系统的工作状况进行了测试和仿真，通过对结果的分析可知，在不超过设定的指标要求的情况下，系统能够正常工作，实现对Xx一X卫星原始数据的还原。本课题研究为使用FPGA来设计和实现高速格式化同步器提供了可行的设计方案和技术手段。 |
| 语种 | 中文 |
| 公开日期 | 2011-07-19 |
| 页码 | 59 |
| 内容类型 | 学位论文 |
| 源URL | [http://ir.ie.ac.cn/handle/80137/9055]  |
| 专题 | 电子学研究所_电子所博硕士学位论文_电子所博硕士学位论文_学位论文 |
| 推荐引用方式 GB/T 7714 | 张晓蕾. 基于XX-X数据格式的高速格式化同步器的研究[D]. 中国科学院电子学研究所. 中国科学院电子学研究所. 2005. |
| 个性服务 |
| 查看访问统计 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论