| 题名 | 博士论文-多路并行事例组装器中的高速串行数据传输 |
| 作者 | 章平 |
| 学位类别 | 博士 |
| 答辩日期 | 2000 |
| 授予单位 | 中国科学院研究生院 |
| 授予地点 | 北京 |
| 导师 | 过雅南 |
| 关键词 | 并行事例组装 串行数据传输 数据传输率 点对点通信 |
| 学位专业 | 核技术及应用 |
| 中文摘要 | 为北京谱仪事例组装技术的升级，本文全面研究了国内尚无的并行事例组装技术，对L3实验使用的核心器件ST C104 及协议DS Link 做了深入调研。在无此器件的情况下，另辟新径，提出一种先进的多路并行事例组装器设计。特点是：采用高速成新器件，如数据传输采用HOTLink, 数据传输率和抗干扰能力比 DS Link； 采用Crosspont Switch 实现数据交换，带宽比ST 104 高得多； 各插件利用VME P2口自定义总线连接，既可用VME做调试平台，又可获比VME高的带宽，数据交换板的设计也大为简化。对实现设计的关键之一高速串行数据传输做了重点研究，研制了高速串行数据通信VME 插件，用FIFO 做速成率不同的VME 与HOTLink 之间的缓存；用FPGA 实现了发送控制，接收检测，中断响应等多项功能；完成了VME，DSP 的接口电路; 编制了数据通信板的调试和测试程序。采用数据传输率为166-330 Mbit/s 的标准HOTLink 实现预定为160 Mbit/s 的串行数据通信，由于电路设计恰当，实测达到期400 Mbit/s。 经200多小时6百多万次测试，电路工作稳定，误码率小于 10~(-10), 指标优异超过了预期水平。该技术有很广泛的用途。对实现该组装器的另一关键，数据交换板，本文做出逻辑设计对主要器件做了研究。结论是：高速串行数据通信板的研制成功标志着本组装器设计是可行的，由于是400Mbit/s 的传输率远高于L3使用的ST C104的100 Mbit/s, 该组装器吞量性能将优于采用ST C104 的组装器。 |
| 语种 | 中文 |
| 学科主题 | 核技术及应用 |
| 公开日期 | 2016-02-25 |
| 内容类型 | 学位论文 |
| 源URL | [http://ir.ihep.ac.cn/handle/311005/209539]  |
| 专题 | 实验物理中心_学位论文和出站报告 |
| 作者单位 | 中国科学院高能物理研究所 |
| 推荐引用方式 GB/T 7714 | 章平. 博士论文-多路并行事例组装器中的高速串行数据传输[D]. 北京. 中国科学院研究生院. 2000. |
| 个性服务 |
| 查看访问统计 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论